img
Katedra Mikroelektroniki i Technik Informatycznych Politechniki Lódzkiej; Komputerowe projektowanie ukladów
Wyjaśnić dzialanie pojedynczego inwertera:
a)  jak należy interpretować stany na wyjściu ukladu dynamicznego
b) w jaki sposób na pracę ukladu wplywa stosunek pojemności C1 i C2
c)  uzasadnić wymogi stawiane sygnalom zegarowym (dlaczego nie stosuje się dwóch wzajemnie
zanegowanych przebiegów prostokątnych o wypelnieniu 50% ?)
d) określić pobór mocy inwertera (porównać go z poborem mocy analogicznego inwertera CMOS)
Przetestować bramki logiczne z rysunku 5.1.3.
Rysunek 5.1.3
Odpowiedzieć na następujące problemy:
a)  określić zasady lączenia bramek dynamicznych (z czego wynika maksymalne dopuszczalne obciążenie
wyjścia bramki dynamicznej?)
b) podać zalety stosowania ukladów dynamicznych (uwzględnić w szczególności wplyw zastosowania
ukladu dynamicznego na layout krzemowej struktury oraz hazardy dynamiczne i statyczne)
c)  podać jakie nie uwzględnione na podanym schemacie pojemności i rezystancje (pożądane lub
pasożytnicze) występują w rzeczywistym ukladzie i jaki wplyw będą mialy na jego dzialanie (w
analizie uwzględnić także podstawowe parametry modeli tranzystorów)
d) jakie skutki w rzeczywistym obwodzie przyniesie zatrzymanie sygnalu zegarowego? Jakie reguly
muszą towarzyszyć przy rozprowadzaniu sygnalów zegarowych w ukladzie scalonym?
Strona 30 z 61