Katedra Mikroelektroniki i Technik Informatycznych Politechniki Lódzkiej; Komputerowe projektowanie ukladów

Ćwiczenie 5 (Tydzień 14, opcja 2) Dynamiczne uklady MOS

Zbadać uproszczony uklad dwóch szeregowo polączonych dynamicznych inwerterów MOS z rysunku 5.1.1.

W ukladzie użyć wbudowanych modeli tranzystorów NMOS o wymiarach kanalu L=0,30u i W=0,90u. Sygnaly

zegarowe podano na rysunku 5.1.2, jako wejściowe wymuszenie należy użyć przebieg prostokątny o częstotliwości

10MHz i wypelnieniu 50%.

Rysunek 5.1.1

Rysunek 5.1.2

Strona 29 z 61